# Pinout ESP32S3 | ![Opis](fritzing/schemat_bb.png) | |:--:| | **Rysunek 2.** Schemat urządzenia | ## Kluczowe uwagi - Tolerancja 5V: **NIE!** ESP32-S3 nie toleruje logiki 5V, wyłącznie 3.3V - DAC: ESP32-S3 nie posiada wbudowanego przetwornika DAC - ADC: wszystkie kanały ADC są podłączone do stałych pinów. ADC 2 nie można używać, gdy aktywne jest Wi-Fi. ## Pinout projektu SPI2 (VSPI) | PIN | ADXL345 * MOSI_ADSX 11 SDA * CLK_ADSX 12 SCL * MISO_ADSX 13 SD0 * CS: 9, 10, 14, 21 SPI3 SD (HSPI) PIN * SD_CS 15 * SD_MISO 16 * SD_MOSI 17 * SD_SCK 18 I2C C3 * SDA 47 * SCL 48 ## Bezpieczne piny ESP32 S3 | ![Opis](images/esp32s3_2.jpeg) | |:--:| | **Rysunek 2.** Pinout ESP32 | Bezpieczne oznacza, że można je stosować bez ograniczeń. Na inne należy uważać. **UWAGA**: część portów GPIO jest współdzielona z FLASH i PSRAM. | GPIO | Wejście |Wyjście | Opis | |------|----------|--------|-----------------------------------------------------| | 0 | pull up | ? | Startup. Btn LOW - download mode | | 1 | TX pin | OK | debug output at boot | | 2 | OK | OK | on-board LED, LOW to flash | | 3 | x | x | Startup | | 4 | OK | OK | | | 5 | OK | OK | CS1 (Accel1) | | 6 | OK | OK | CS2 (Accel2) | | 7 | OK | OK | CS3 (Accel3) | | 8 | OK | OK | CS4 (Accel4) | | 9 | OK | OK | | | 10 | OK | OK | BTN1 | | 11 | OK | OK | MOSI_ADSX (Accelerometer) | | 12 | OK | OK | CLK_ADSX (Accelerometer) | | 13 | OK | OK | MISO_ADSX (Accelerometer) | | 14 | OK | OK | BTN2 | | 15 | OK | OK | SD_CS (SD) | | 16 | OK | OK | SD_SCK (HSPI) | | 17 | OK | OK | SD_MOSI (HSPI) | | 18 | OK | OK | SD_MISO (HSPI) | | 19 | x | x | Native USB | | 20 | x | x | Native USB | | 21 | OK | OK | BTN3 | | 22 | OK | OK | | | 23 | OK | OK | | | 25 | OK | OK | | | 26 | x | x | Flash/PSRAM SPICS1 | | 27 | x | x | Flash/PSRAM SPIHD | | 28 | x | x | Flash/PSRAM SPIWP | | 29 | x | x | Flash/PSRAM SPICS0 | | 30 | x | x | Flash/PSRAM SPICLK | | 31 | x | x | Flash/PSRAM SPIQ | | 32 | x | x | Flash/PSRAM SPID | | 33 | x | x | SPI PSRAM | | 34 | x | x | SPI PSRAM | | 35 | x | x | SPI PSRAM | | 36 | x | x | SPI PSRAM | | 37 | x | x | SPI PSRAM | | 39 | x | x | input only PSRAM | | 40 | x | x | input only PSRAM | | 41 | x | x | input only PSRAM | | 42 | x | x | input only PSRAM | | 43 | x | x | UART0 TX | | 44 | x | x | UART0 RX | | 45 | x | x | Pull-Down | | 46 | x | x | Pull-Down | | 47 | OK | OK | PIN_SDA (LED, RTC) | | 48 | OK | OK | PIN_SCL (LED, RTC) | | ![Opis](images/maping_spi_flash.png) | |:--:| | **Rysunek 3.** Mapowanie pinów pomiędzy chipem a Flash i PSRAM | [Powrót na stronę główną](../README.md)